Материал: 8951l

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

AT89LV51

AC Characteristics

Under operating conditions, load capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; load capacitance for all other outputs = 80 pF.

External Program and Data Memory Characteristics

Symbol

Parameter

12 MHz Oscillator

Variable Oscillator

Units

Min

Max

Min

Max

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1/tCLCL

 

Oscillator Frequency

 

 

0

12

MHz

tLHLL

 

ALE Pulse Width

127

 

2tCLCL-40

 

ns

tAVLL

 

Address Valid to ALE Low

43

 

tCLCL-40

 

ns

tLLAX

 

Address Hold After ALE Low

48

 

tCLCL-35

 

ns

tLLIV

 

ALE Low to Valid Instruction In

 

233

 

4tCLCL-100

ns

tLLPL

 

ALE Low to

 

 

 

 

 

 

 

 

 

 

 

Low

43

 

tCLCL-40

 

ns

PSEN

 

 

tPLPH

 

 

 

 

 

 

 

Pulse Width

205

 

3tCLCL-45

 

ns

 

PSEN

 

 

tPLIV

 

 

 

 

 

 

 

Low to Valid Instruction In

 

145

 

3tCLCL-105

ns

 

PSEN

 

 

tPXIX

 

Input Instruction Hold After

 

 

 

 

0

 

0

 

ns

 

PSEN

 

 

tPXIZ

 

Input Instruction Float After

 

 

 

 

59

 

tCLCL-25

ns

 

PSEN

 

 

tPXAV

 

 

 

 

 

 

 

to Address Valid

75

 

tCLCL-8

 

ns

 

PSEN

 

 

tAVIV

 

Address to Valid Instruction In

 

312

 

5tCLCL-105

ns

tPLAZ

 

 

 

 

 

 

 

Low to Address Float

 

10

 

10

ns

 

PSEN

 

 

tRLRH

 

 

 

 

 

Pulse Width

400

 

6tCLCL-100

 

ns

 

RD

 

 

tWLWH

 

 

 

 

 

Pulse Width

400

 

6tCLCL-100

 

ns

 

WR

 

 

tRLDV

 

 

 

 

Low to Valid Data In

 

252

 

5tCLCL-165

ns

 

RD

 

 

tRHDX

 

Data Hold After

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

ns

 

RD

 

 

tRHDZ

 

Data Float After

 

 

 

 

 

 

 

 

 

 

 

 

97

 

2tCLCL-70

ns

 

RD

 

 

tLLDV

 

ALE Low to Valid Data In

 

517

 

8tCLCL-150

ns

tAVDV

 

Address to Valid Data In

 

585

 

9tCLCL-165

ns

tLLWL

 

ALE Low to

 

 

 

 

or

 

 

 

 

 

Low

200

300

3tCLCL-50

3tCLCL+50

ns

 

RD

WR

tAVWL

 

Address to

 

 

 

 

or

 

 

 

 

 

 

Low

203

 

4tCLCL-130

 

ns

 

RD

WR

 

 

tQVWX

 

Data Valid to

 

 

 

 

 

 

 

Transition

23

 

tCLCL-60

 

ns

 

WR

 

 

tQVWH

 

Data Valid to

 

 

 

 

 

 

 

High

433

 

7tCLCL-150

 

ns

 

WR

 

 

tWHQX

 

Data Hold After

 

 

 

 

 

 

 

 

 

 

 

33

 

tCLCL-50

 

ns

 

WR

 

 

tRLAZ

 

 

 

Low to Address Float

 

0

 

0

ns

 

RD

 

 

tWHLH

 

 

 

or

 

High to ALE High

43

123

tCLCL-40

tCLCL+40

ns

 

RD

WR

11

External Program Memory Read Cycle

tLHLL

ALE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tPLPH

 

 

tAVLL

 

 

 

 

 

 

 

 

 

 

 

 

 

tLLIV

 

 

 

 

 

tLLPL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tPLIV

 

 

 

 

 

 

 

 

 

PSEN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tPXAV

 

 

 

 

 

 

 

 

 

 

 

 

 

tPLAZ

 

 

 

 

 

 

 

tLLAX

 

 

 

 

 

 

 

 

 

tPXIZ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PORT 0

 

 

 

 

 

 

 

 

 

 

tPXIX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A0 - A7

 

 

 

 

 

INSTR IN

 

 

 

 

 

 

A0 - A7

PORT 2

 

 

 

 

tAVIV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A8 - A15

 

 

 

 

 

 

 

 

 

 

 

 

A8 - A15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

External Data Memory Read Cycle

ALE

 

 

tLHLL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PSEN

 

 

 

 

 

 

 

 

 

 

 

 

 

tLLDV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tWHLH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

RLRH

 

 

 

 

 

 

 

 

 

 

 

 

RD

 

 

 

 

 

 

 

 

 

 

 

 

tLLWL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tAVLL

 

 

 

 

 

tLLAX

 

 

 

 

 

 

 

 

 

 

 

 

tRLDV

 

 

 

 

 

tRHDZ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tRLAZ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PORT 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tRHDX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A0 - A7 FROM RI OR DPL

 

 

 

 

 

 

 

 

DATA IN

 

 

 

 

A0 - A7 FROM PCL

INSTR IN

 

 

 

 

 

 

 

 

tAVWL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PORT 2

 

 

 

 

 

 

 

 

 

tAVDV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P2.0 - P2.7 OR A8 - A15 FROM DPH

 

 

 

 

A8 - A15 FROM PCH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12

AT89LV51

 

 

 

AT89LV51

External Data Memory Cycle

ALE

 

 

tLHLL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PSEN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tWHLH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WR

 

 

 

 

 

 

 

 

 

 

tLLWL

 

 

 

 

 

 

 

 

tWLWH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tLLAX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tAVLL

 

 

 

 

 

tQVWX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tWHQX

PORT 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tQVWH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A0 - A7 FROM RI OR DPL

 

 

 

 

 

DATA OUT

 

 

 

A0 - A7 FROM PCL INSTR IN

PORT 2

 

 

 

 

 

 

 

tAVWL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P2.0 - P2.7 OR A8 - A15 FROM DPH

 

 

A8 - A15 FROM PCH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

External Clock Drive Waveforms

 

 

 

 

tCHCX

 

t

 

 

 

 

 

tCHCX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t

 

 

 

 

 

 

 

 

 

 

VCC - 0.5V

 

 

 

CLCH

 

 

 

 

 

 

 

 

CHCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0.7VCC

0.2VCC - 0.1V

0.45V

tCLCX

tCLCL

External Clock Drive

Symbol

Parameter

Min

Max

Units

 

 

 

 

 

1/tCLCL

Oscillator Frequency

0

12

MHz

tCLCL

Clock Period

83.3

 

ns

tCHCX

High Time

20

 

ns

tCLCX

Low Time

20

 

ns

tCLCH

Rise Time

 

20

ns

tCHCL

Fall Time

 

20

ns

13

Serial Port Timing: Shift Register Mode Test Conditions

(VCC = 2.7V to 6V; Load Capacitance = 80 pF)

Symbol

Parameter

12 MHz Osc

 

Variable Oscillator

Units

Min

Max

Min

Max

 

 

 

 

 

 

 

 

 

 

tXLXL

Serial Port Clock Cycle Time

1.0

 

12tCLCL

 

μs

tQVXH

Output Data Setup to Clock Rising Edge

700

 

10tCLCL-133

 

ns

tXHQX

Output Data Hold After Clock Rising Edge

50

 

2tCLCL-117

 

ns

tXHDX

Input Data Hold After Clock Rising Edge

0

 

0

 

ns

tXHDV

Clock Rising Edge to Input Data Valid

 

700

 

10t CLCL-133

ns

Shift Rgister Mode Timing Waveforms

INSTRUCTION

0

1

 

 

 

 

 

2

 

 

 

 

3

4

 

5

6

7

8

 

 

 

 

 

ALE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLOCK

 

 

 

 

 

 

 

 

 

 

 

 

 

tXLXL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WRITE TO SBUF

 

 

tQVXH

 

 

 

 

 

 

 

 

 

 

tXHQX

 

 

 

 

 

6

7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

1

 

 

 

2

3

4

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tXHDV

 

 

 

 

 

 

 

 

 

 

tXHDX

 

 

 

 

SET TI

 

 

 

OUTPUT DATA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLEAR RI

 

 

 

 

 

 

 

 

VALID

 

 

 

 

VALID

 

VALID

VALID

VALID

VALID

VALID

VALID

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SET RI

 

 

 

 

INPUT DATA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AC Testing Input/Output Waveforms (1)

 

Float Waveforms (1)

 

 

 

 

VCC - 0.5V

 

 

0.2 VCC + 0.9V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+ 0.1V

 

 

- 0.1V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VLOAD

 

VOL

 

 

 

 

 

 

 

 

TEST POINTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VLOAD

 

Timing Reference

 

 

 

 

 

 

 

 

 

 

 

0.2 VCC - 0.1V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V LOAD - 0.1V

Points

VOL+ 0.1V

 

 

0.45V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note: 1. AC inputs during testing are driven at 2.4V for a

 

Note:

1. For timing purposes, a port pin is no longer floating

 

 

logic "1" and 0.45V for a logic "0". Timing measure-

 

 

when a 100 mV change from load voltage occurs. A

 

 

ments are made at 2.0V for a logic "1" and 0.8V for a

 

 

port pin begins to float when a 100 mV change from

 

 

logic "0".

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

the loaded VOH/VOL level occurs.

 

 

 

14

AT89LV51

 

 

 

AT89LV51

 

 

 

AT89LV51

 

 

 

 

ICC (mA)

 

TYPICAL ICC (ACTIVE) at 25

o

C

 

24

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCC = 6.0 V

20

 

 

 

 

 

 

 

16

 

 

 

 

 

 

 

12

 

 

 

 

 

 

VCC = 5.0 V

8

 

 

 

 

 

 

 

4

 

 

 

 

 

 

VCC = 3.0 V

0

 

 

 

 

 

 

 

0

4

8

12

16

 

20

24

F (MHz)

 

 

 

AT89LV51

 

 

 

 

ICC (mA)

 

TYPICAL ICC (IDLE) at 25

o

C

 

4.8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCC = 6.0 V

4.0

 

 

 

 

 

 

 

3.2

 

 

 

 

 

 

 

2.4

 

 

 

 

 

 

VCC = 5.0 V

1.6

 

 

 

 

 

 

 

0.8

 

 

 

 

 

 

VCC = 3.0 V

 

 

 

 

 

 

 

0.0

 

 

 

 

 

 

 

0

4

8

12

16

 

20

24

F (MHz)

AT89LV51

TYPICAL ICC vs. VOLTAGEPOWER DOWN (85°C)

20

I 15

C

C

10

µ

A5

0

3.0V

4.0V

5.0V

6.0V

Vcc VOLTAGE

15

Источник: https://studfile.net/preview/16502909/