Материал: Kursovaya_TDU
6.2. Минимизация функций переключения и выходов.
Минимизация функций переключения и выходов триггера методом карт Карно представлена на рис. 9, а и 9, б.
Выделяются максимальные контуры каждой из функций переключения и выходов. Далее функция записывается в виде: дизъюнкция конъюнкций переменных, входящих в контур.
Выпишем получаемые по картам функции:
Рис 9, а. Карты Карно.
Рис 9, б. Карты Карно.
7. Функциональная схема автомата.
Построение структурной схемы автомата (рис. 10) осуществляется по результатам минимизаций функций по картам Карно. Схема состоит из четырех блоков:
1) СС – схема синхронизации, обеспечивает синхронизацию поступления входных сигналов;
2) ЛП – логический преобразователь, реализует функции включения внутренних элементов памяти;
3) БП – блок памяти, производит задержку сигналов Y на время t, для чего используется RS-триггер;
4) ВП – выходной преобразователь, реализует выходные функции Z.
Схема реализуется на RS-триггерах. RS триггер имеет три входа: R, S, C. Вход S служит для установки триггера в состояние 1, вход R – для установки в состояние 0. При этом одновременная подача сигналов на оба входа триггера запрещена (R=0, S=0). Вход C служит для синхронизации работы триггеров.
Рис. 10. Схема синхронного автомата на RS-триггерах.
8. Реализация автомата на микросхемах.
8.1. Выбор типа микросхем.
Для реализации автомата были выбраны интегральные микросхемы серии К555 с типом логики ТТЛШ.
8.2. Реализация функций алгебры логики на микросхемах.
В таблице 11 представлены спецификации необходимых для реализации автомата микросхем, на рисунках 11 и 12 – сами выбранные микросхемы, реализующие все входящие в автомат функции алгебры логики.
Таблица 11
Спецификация микросхем:
Номер строки |
Наименование |
Обозначение на схеме |
Реализуемая функция |
Количество |
1 |
К555ЛИ1 |
DD1 |
4 логических элемента 2И |
1 |
2 |
К555ЛИ3 |
DD2 |
3 логических элемента 3И |
6 |
3 |
К555ЛИ6 |
DD3 |
2 логических элемента 4И |
7 |
4 |
К555ЛН1 |
DD4 |
6 логических элементов НЕ |
2 |
5 |
К555ЛЛ1 |
DD5 |
4 логических элемента 2ИЛИ |
6 |
6 |
К555ТВ9 |
DD6 |
Сдвоенный JK-триггер |
4 |
7 |
К555ТЛ2 |
DD7 |
Генератор |
1 |
Рис.11. Генератор.
Рис. 12. Микросхемы.
8.3. Принципиальная схема автомата на микросхемах.
Принципиальная схема автомата, реализованная на выбранных микросхемах, представлена на рисунке 13.
Рис.13. Реализация синхронного автомата на микросхемах.
Список использованной литературы
1. Сапожников Вл. В. «Теория дискретных устройств железнодорожной автоматики, телемеханики и связи» / Вл. В. Сапожников, В. В. Сапожников, Ю. А. Кравцов. – М. : УМК МПС РФ, 2001. – 312 с.
2. Шило В. Л. «Популярные цифровые микросхемы» / В. Г. Белкин, С. А. Бирюков, В. Г. Борисов и др. Справочник, 2-е изд., испр.– Челябинск: Металлургия Челябинское отд., 1989. – 352 .: ил. – (Массовая радиобиблиотека. Вып. 1111).
3. Сапожников Вл. В., Сапожников В.В., Ефанов Д.В. «Синтез синхронных автоматов по заданной временной вход-выходной последовательности. Учебное пособие». – Петербургский государственный университет путей сообщения. Типография ПГУПС.