Материал: 12_2

2 Разработка структурной и функциональной схем устройства

1. Разработка структурной схемы устройства

Требуемое устройство должно измерять длительность паузы между импульсами. Его работа будет заключаться в следующем: при подаче сигнала с генератора детектор заднего фронта обнаруживает задний фронт импульса, чем разрешает прохождение сигналов тактовой частоты на счётчик, который подсчитывает их количество. В это время детектор переднего фронта отслеживает сигнал на наличие окончания паузы. После чего вырабатывает сигнал, который запрещает прохождение импульсов генератора к счетчику. В счётчике фиксируется код длительности измеряемого интервала, который подаётся на блок индикации и последовательно передаётся в двоично-десятичном коде в устройство обработки. Если длительность временного интервала больше диапазона измерения, производится сигнал ошибки, который выводится на панели отображения. Если ошибки не произошло, на индикаторе отображается содержимое счетчика и величина измеренного интервала передается в устройство обработки.

В состав устройства входят следующие элементы:

– детекторы фронтов(ДПФ, ДЗФ);

– блок подсчета тактовых импульсов;

– блок генерации тактовых импульсов;

– блок вывода;

– блок отображения;

– блок управления.

Рисунок 4 – Структурная электрическая схема устройства

2.2 Разработка функциональной схемы устройства

Детектор фронтов состоит из двух цепочек логических элементов. Первая из которых – цепочка из четырех элементов И-НЕ – детектор переднего фронта, предназначенный для выделения переднего фронта импульса и переключения триггера в «0» состояние, а также подает импульс для сброса счетчика.. Цепочка из элементов ИЛИ-НЕ отслеживает задний фронт импульса и переключает триггер в «1» состояние Схемы цепочек детекторов фронтов обеспечивают надежное переключение триггера.

Схема измерения длительности пауз состоит из логического элемента «И» а также счетчика. Логический элемент «И» пропускает тактовые импульсы от генератора через делитель частоты, только в том случае, если триггер находится в единичном состоянии. Счетчик обеспечивает подсчет импульсов тактового генератора на протяжении всего измеряемого импульса.

Схема блока индикации содержит регистр хранения, преобразователь кода, дешифратор и индикаторы. Использование регистра позволяет избежать мерцания во время подсчета. Запись в регистр выполняется только по окончанию подсчета длительности положительного импульса. Преобразователь кода необходим для преобразования двоично-десятичного кода с весами 2421 в двоичный код. Дешифратор необходим для преобразования двоичного кода в код для индикатора.

Рисунок 5 - Функциональная схема проектируемого устройства.

Схема блока вывода состоит из сдвигового регистра обеспечивающего преобразование параллельного кода в последовательный и передачу его в канал связи.

В состав тактового генератора входит генератор прямоугольных импульсов заданной частоты и делитель частоты, обеспечивающий передачу в ЛС с заданной скоростью, для сдвигового регистра.

Определим разрядность индикаторного устройства по формуле:

,

где D_max — максимальное значение измеряемой величины;

ΔD — точность измерения.

Для сокращения количества элементов при построении измерителя временных интервалов в качестве счетчика для подсчета тактовых сигналов используем двоично-десятичный счетчик, работающий в соответствии с кодом обмена с устройством обработки. Такой счетчик будет содержать 3 последовательно включенных одноразрядных двоично-десятичных счетчиков. Количество двоичных разрядов счетчика определим по формуле:

.

Разрядность регистра с параллельным вводом и последовательным выводом информации определим исходя из того, что для отображения каждого десятичного разряда требуется 4 бита:

.

3 Разработка принципиальной схемы устройства

3.1 Выбор элементной базы

При разработке устройства используем интегральные микросхемы серии КР1533. Маломощные интегральные микросхемы данной серии предназначены для организации высокоскоростного обмена и обработки цифровой информации, временного и электрического согласования сигналов в вычислительных системах.

Микросхемы серии КР1533(74ALS- зарубежный аналог), потребляют энергию на 1 бит в 20 раз меньшую, чем у старых серий. Микросхемы изготавливаются по усовершенствованной эпитаксально-планарной технологии. В микросхемах использованы интегральные транзисторы Шоттки с очем малым обьемом коллекторной области, чем реализовано практически предельное быстродействие.

Чтобы сохранить значительную нагрузочную способность при безопасной плотности коллекторного тока, входной ток низкого уровня уменьшен до 0,2 мА(вместо 1,6 мА для К155). В схему логического элемента добавлен эммитерный повторитель.

Технические характеристики:

Стандартные ТТЛ уровни сигналов.

Напряжение питания 5,0В ±10%

Задержка на вентиль 4 нс

Мощность потребления на вентиль 1 мВт

Тактовая частота до 70 МГц

Выходной ток нагрузки низкого уровня до 24 мА

Выходной ток нагрузки высокого уровня до 15 мА

Гарантированные статистические и динамические характеристики при емкости нагрузки 50 пФ в диапазоне температур до +70°С и напряжений питания 5 В ±10%.

Устойчивость к статическому электричеству до 200 В.

Широкий набор типономиналов микросхем.

3.2 Проектирование схем выделения фронтов временного интервала

Для формирования сигналов начала временного интервала служат формирователи импульсов (детекторы фронтов). Детектор фронтов предназначен для формирования коротких импульсов в момент переключения логических перепадов.

В состав детектора фронтов входит детектор заднего и переднего фронта. Так как необходимо измерять длительность паузы, то детектор переднего фронта подключается к R-входу триггера, а детектор заднего фронта к S-входу.

Выберем триггер на основе МС КР1533ТР2(четыре RS-триггера). Основной режим - режим хранения, при этом на входах и высокий уровень напряжения. При подаче низкого уровня на один из входов, на выходе устанавливается высокий/низкий уровни напряжения.

Для реализации детектора переднего фронта выберем элементы И-НЕ на основе микросхемы К1533ЛА3. 4 элемента И-НЕ сформируют импульс необходимый для срабатывания триггера.

Рисунок 6 – Схема ДПФ

Рисунок 7 – Временная диаграмма ДПФ

Для реализации детектора заднего фронта выберем элементы ИЛИ-НЕ на основе микросхемы К1533ЛЕ1. 4 элемента ИЛИ-НЕ сформируют импульс необходимый для срабатывания триггера, а так как триггер управляется нулями, для создания импульса низкого уровня воспользуемся пятым элементов ИЛИ-НЕ.

Рисунок 8 – Схема ДЗФ

Рисунок 9 – Временная диаграмма ДЗФ

Рисунок 10 – Схема детектора фронтов