6.1.Охарактеризовать ограничители амплитуд (ОА) на основании передаточных характеристик (ПХ) uвых=f(uвх) идеальных ОА. Дать понятие ограничений: сверху, снизу, двухстороннее, а также нулевого и ненулевого уровня ограничения.
6.2. Пояснить работу последовательных диодных ОА (ДОА) сверху и снизу: схемы, временные диаграммы, ПХ с нулевым и ненулевым (положительным, отрицательным) уровнем ограничения. Дать понятие двухсторонних последовательных ДОА.
6.3. Охарактеризовать недостатки последовательных ОА. Пояснить работу параллельных ДОА сверху и снизу: схемы, временные диаграммы, ПХ с нулевым и ненулевым (положительным, отрицательным) уровнем ограничения. Дать понятие двухсторонних параллельных ДОА.
6.4. Пояснить работу параллельных ОА на стабилитронах с ограничением: сверху, снизу, двухсторонним с помощью схем, временных диаграммы и ПХ.
Уметь решать задачи на построение временных диаграмм и ПХ ОА на выпрямительных диодах и стабилитронах.
7.1. Дать определение триггера и пояснить особенности построения его обобщённой схемы на транзисторных ключах. Охарактеризовать состояния триггера. Пояснить работу симметричного триггера на транзисторах с внешним (независимым) смещением и раздельным запуском по базам: схема, временные диаграммы работы. Пояснить причину, по которой при включении питания схема переходит в одно из устойчивых состояний. Пояснить процесс перехода триггера из одного устойчивого состояния в другое, используя временные диаграммы работы триггера.
7.2. Пояснить работу несимметричного триггера с эмиттерной связью (триггер Шмитта): схема, передаточная характеристика (ПХ). Дать понятие исходного и рабочего режимов триггера Шмитта. Пояснить, как определяется начальное смещение Uн транзистора первого каскада. Пояснить процесс перехода триггера из исходного состояния в рабочее, используя передаточную характеристику и временные диаграммы работы триггера. Пояснить процесс перехода триггера в состояние, при котором один транзистор возвратится в исходный режим (в насыщение), а другой – в отсечку (или наоборот).
7.4. Охарактеризовать применение триггеров Шмитта в качестве формирователя. Привести и пояснить эпюры напряжений при подаче разнополярных импульсов. Пояснить работу триггера Шмита в качестве формирователя импульсов прямоугольной формы на примере подачи на вход триггера синусоидального напряжения. Пояснить работу триггера Шмитта при выборе начального смещения вне петли гистерезиса: ПХ, эпюры напряжений. Охарактеризовать применение данного триггера в режиме селектора по амплитуде.
7.5. Охарактеризовать возможность построении триггера Шмитта на операционном усилителе (ОУ). Представить схему триггера Шмита на ОУ, включённым по схеме компаратора.
Пояснить процесс перехода триггера из одного состояния в другое, используя передаточную характеристику компаратора и передаточную характеристику триггера Шмитта.
Уметь решать задачи на построение временных диаграмм симметричных и несимметричных триггеров на транзисторах
8.1. Дать сведения об интегральных триггерах (ИТ) и пояснить их обобщённый вид. Охарактеризовать ИТ: по способу записи информации, по функциональному признаку, по принципу построения (по числу ступеней).
8.2. Дать общие сведения о RS-триггерах. Пояснить совокупность значений входных и выходных сигналов ИТ. Пояснить работу асинхронного RS-триггера (ячейки памяти ЯП) на логических элементах ИЛИ-НЕ, используя компактные таблицы переключений (ТП), структурные схемы, УГО, временные диаграммы (ВД) работы.
8.3. Пояснить работу асинхронного RS-триггера (ячейки памяти) на логических элементах И-НЕ, используя компактные ТП , структурные схемы, УГО, ВД работы. Пояснить процесс его перехода в Qn+1, если предыдущее его состояние было Qn.
8.4. Пояснить работу одноступенчатых синхронных RSТ-триггеров: схемы с использованием ЯП на логических элементах ИЛИ-НЕ и И-НЕ: ТП, ВД работы. Охарактеризовать схемные решения RSТ-триггеров с использованием асинхронных установочных входов. Представить и пояснить схему одноступенчатого RST-триггера с предустановкой «0» на логических элементах И-НЕ.
8.6. Пояснить особенности работы двухступенчатых RSТ-триггеров (триггеров МS-структуры): схема, ВД работы. Охарактеризовать схемные решения триггеров МS-структуры с асинхронными установочными входами. Представить и пояснить схему двухступенчатого RS-триггера с предустановкой «0» на логических элементах И-НЕ.
8.7. Пояснить работу одноступенчатых D–триггеров со статическим управлением: схемы, ТП, ВД работы. Пояснить процесс перехода D–триггера в состояние Qn+1 при подаче синхросигнала, если предыдущее состояние триггера было Qn. Дать понятие DV–триггера. Охарактеризовать построение D–триггера на базе RSТ-триггера.
8.8. Дать понятие D–триггера с динамическим управлением.
8.9. Пояснить особенности работы двухступенчатых D-триггеров (триггеров МS-структуры)
8.10. Пояснить работу одноступенчатых Т–триггеров. Охарактеризовать реализацию Т–триггера на базе RSТ- и D- и JK–триггеров: схемы, ВД. Пояснить недостатки одноступенчатого Т–триггера и пути их устранения.
8.11. Пояснить особенности работы двухступенчатых Т-триггер (триггеров МS-структуры): схемы, ВД. Привести временные диаграммы работы второй ступени Q2 (QS) относительно сигнала С.
8.12. Пояснить работу одноступенчатых JK–триггеров: схемы, ВД. Пояснить его универсальность.
8.13. Пояснить особенности работы двухступенчатых JK-триггеров (триггеров МS-структуры): схемы, ВД
Уметь решать задачи на построение схем и временных диаграмм интегральных триггеров
9.1.Дать понятие МВ. Пояснить работу автоколебательных (самовозбуждающихся) МВ на транзисторах NPN-структуры: структура, принципиальная и эквивалентные схемы, ВД. Пояснить причину, по которой при включении питания схема переходит в одно из квазиустойчивых состояний.
9.2. Привести и пояснить основные формулы расчёта транзисторного АКМВ (tи1, tи2, Т, F, Q, tф). Пояснить способы регулировки основных параметров транзисторного АКМВ.
9.3. Охарактеризовать варианты построения схем транзисторных АКМВ: с разделённой коллекторной нагрузкой, с корректирующими (отсекающими) диодами.
10.1. Пояснить возможность построения МВ на логических элементах «ИЛИ-НЕ», «И-НЕ».
10.2. Пояснить работу АКМВ на ЛЭ-инверторах с парафазными выходами: принципиальная и эквивалентные схемы, ВД.
10.3. Дать понятие мягкого и жёсткого режимов самовозбуждения АКМВ на ЛЭ. Пояснить схему АКМВ с парафазными выходами с мягким режимом самовозбуждения с использованием дополнительного элемента «И».
10.4. Привести и пояснить основные формулы расчёта АКМВ с парафазными выходами на ЛЭ (tи1, tи2, Т, F, Q). Пояснить способы регулировки основных параметров АКМВ на ЛЭ.
10.5. Пояснить работу ЖМВ (одновибратора) на ЛЭ «И-НЕ»: схема, ВД. Охарактеризовать параметры сформированного импульса (tи, Т, F, Q).
11.1. Привести общие сведения об ОУ и дать понятие режима аналогового компаратора. Пояснить особенности передаточной характеристики компаратора на ОУ: uвых = f(Δuвх).
11.2. Пояснить работу АКМВ на ОУ: схема, ВД. Пояснить процесс перезаряда конденсатора при скачке напряжения на выходе мультивибратора от значения «U+нас» до «U-нас» и наоборот. Привести и пояснить основные формулы расчёта АКМВ на ОУ (tи, tп, Т, F, Q). Пояснить возможность регулировки длительности tи и амплитуды Um выходного сигнала АКМВ на ОУ.
11.3. Дать общие сведения о таймерах. Пояснить назначение элементов функциональной схемы однотактного интегрального таймера серии КР1006ВИ1. Охарактеризовать особенности работы аналоговых компараторов (АК) верхнего и нижнего уровней таймера.
11.4. Пояснить работу АКМВ на базе интегрального таймера: структурная и функциональная схемы, ВД. Охарактеризовать формулы расчёта временных параметров АКМВ на базе таймера.
Уметь решать задачи на определение основных параметров и на построение временных диаграмм работы мультивибраторов.
12.1. Привести основные сведения о пилообразном импульсном напряжении. Пояснить различие идеального и реального пилообразного импульса. Привести временные диаграммы идеальных и реальных пилообразных импульсов с показом их параметров. Дать понятие коэффициента нелинейности ε.
12.2. Пояснить работу простейших управляемых ГЛИН с нарастающим и падающим прямым ходом: с конденсатором в цепи коллектора и с конденсатором в цепи эмиттера (схемы, ВД). Пояснить недостатки простейших схем ГЛИН с точки зрения коэффициента нелинейности ε и коэффициента использования коллекторного напряжения ξк и пути их устранения.
12.3. Пояснить возможность формирования линейного прямого хода с малым коэффициентом нелинейности. Пояснить работу ГЛИН с токостабилизирующими элементами (ТСЭ) в цепях коллектора (ГЛИН с нарастающим прямым ходом) и эмиттера (ГЛИН с падающим прямым ходом).
12.4. Дать понятие ГЛИН компенсационного типа на основании структурной схемы. Доказать возможность получения линейного прямого хода.
Уметь решать задачи на определение основных параметров и на построение временных диаграмм работы ГЛИН
13.1. Привести основные сведения о регистрах. Охарактеризовать классификацию регистров.
13.2. Пояснить работу m-разрядного однофазного параллельного регистра на RS- и D-триггерах.
13.3. Охарактеризовать недостатки однофазных параллельных регистров на RS-триггерах. Дать понятие парафазного параллельного регистра (схема на асинхронных RS-триггерах с прямыми входами). Указать преимущества параллельной парафазной записи цифрового слова в регистр.
13.4. Пояснить принцип работы m-разрядных последовательных регистров (регистров сдвига). Дать понятие регистров со сдвигом вправо и влево (старшим и младшим разрядом вперёд) на JK- и D-триггерах.
13.5. Дать понятие параллельно-последовательных регистров. Охарактеризовать использование ИМС регистров на примере ИМС серии К155ИР13.
14.1. Привести основные сведения о счётчиках: определение, назначение, основной элемент счётчика, его состав. Дать классификацию счётчиков. Дать понятия: коэффициента счёта Ксч; нулевого состояния счётчика; числа, записанного (загруженного) в счётчик М10. Охарактеризовать возможность использования счётчика в качестве делителя частоты.
14.2. Привести и обосновать обобщённую структуру m-разрядного счётчика.
14.3. Указать достоинства и недостатки асинхронных двоичных счётчиков. Пояснить отличия асинхронного счётчика от синхронного.
14.4. Пояснить работу m-разрядного суммирующего и вычитающего асинхронного двоичного счётчиков с последовательным переносом: схема, ТП, ВД.
14.5. Пояснить особенности построения схем m-разрядных реверсивных асинхронных двоичных счётчиков с последовательным переносом
14.6. Пояснить особенности построения m-разрядных суммирующих асинхронных двоичных счётчиков с параллельным переносом: схема, ВД.
14.7. Пояснить работу m-разрядных суммирующих синхронных двоичных счётчиков с параллельным переносом: схема, ВД.
14.8. Привести основные сведения о недвоичных счётчиках. Пояснить алгоритм построения недвоичных счётчиков. Указать методы исключения избыточности.
14.9. Пояснить особенности построения недвоичных счётчиков с принудительной установкой (загрузкой) разрядов в «1». Построить и пояснить схему асинхронного суммирующего счётчика при заданных Мсч: схема, ТП, ВД.
14.10. Пояснить принцип построения недвоичных счётчиков с принудительным обнулением. Построить и пояснить схему асинхронного суммирующего счётчика при заданных Мсч: схема, ТП, ВД.
14.11. Дать понятие об ИМС счётчиков на примере ИМС серий К155ИЕ5 и К155ИЕ7.
Уметь решать задачи на построение схем и временных диаграмм двоичных и недвоичных счётчиков
15.1. Привести основные сведения о шифраторе на диодной матрице. Пояснить принцип построения шифратора на диодной матрице десяти символов (0 ÷9) в двоичный код прямого замещения. Пояснить процесс формирования дополнительного сигнала «Пуск».
15.2. Пояснить принцип построения шифратора десяти символов (0 ÷9) на ЛЭ «ИЛИ» («И»): ФАЛ, схема.
15.3. Привести основные сведения о дешифраторах кода. Дать понятие полного и неполного ДШ. Привести логический символ ДШ различных форматов. Пояснить построение полного одноступенчатого ДШ заданного формата на Y выходов: ТП, АЛ, схема. Пояснить особенности построения неполного ДШ.
15.4. Пояснить принцип построения полного пирамидального (многоступенчатого) ДШ заданного формата на Y выходов: АЛ, схема.
15.5. Пояснить особенности построения многоступенчатых ДШ на Y выходов с использованием простейших дешифраторов формата 2×4.
15.6. Привести примеры интегральных ДШ (К155ИД3). Дать понятие наращивания ИМС ДШ.
15.7. Дать понятие о 7-сегментном индикаторе. Охарактеризовать коды и символы 7-сегментного индикатора. Пояснить работу ДШ 7-сегментных индикаторов с ОК и ОА на примере ИМС серий К514ИД1 и К514ИД2.
16.1. Привести основные сведения о канальных коммутаторах (КК) формата N:1. Представить электромеханический аналог КК формата N:1. Пояснить построение КК формата N:1 на ЛЭ (схема, ФАЛ)
16.2. Дать понятие кодирования адреса. Дать определение и привести обобщённую структуру МС. Пояснить логическую структуру МС формата N:1 и представить: ФАЛ, ТП и схему.
16.3. Дать понятие об ИМС МС на примере ИМС серии К155КП7. Охарактеризовать возможность наращивания ИМС МС.
16.4. Привести основные сведения о КК формата 1: N. Представить электромеханический аналог КК формата 1: N. Пояснить построение КК формата 1: N на ЛЭ (схема, ФАЛ).
16.5. Дать определение и привести обобщённую структуру ДМС.
16.6. Пояснить логическую структуру ДМС формата 1: N (схемы на элементах И и ИЛИ-НЕ, ФАЛ, ТП). Сделать анализ ТП ДШ и ДМС.
16.7. Представить УГО ИМС ДМС формата 1: N. Дать понятие об ИМС ДШ-ДМС. Пояснить работу ИМС серии К155ИД3 в режиме ДМС при организации соединения с Y каналом. Пояснить принцип наращивания ИМС ДШ-ДМС.
17.1. Привести основные сведения о ЦК. Пояснить принцип, по которому осуществляется соотношение двух чисел А и В: ТП, ФАЛ в СДНФ. Пояснить реализацию операций сравнения двух одноразрядных чисел А и В на основании СДНФ, СКНФ. Дать понятие функций FA≥B, FA≤B
17.2. Пояснить реализацию операций сравнения двух одноразрядных чисел А и В на логических элементах И-НЕ, ИЛИ-НЕ
17.2. Пояснить реализацию операций сравнения на основании функций «Равнозначность» и «Неравнозначность». Описать функцию «Равнозначность» для m-разрядных чисел А и В. Пояснить реализацию проверки равенства m-разрядных чисел А и В основании функций «Равнозначность» и «Неравнозначность»
17.3. Пояснить работу ЦК на ИМС примере серии К561ИП2.
Уметь решать задачи на построение схем различных комбинационных ЦУ заданного формата.
18.1 Понятие логической функции «Сложение по модулю 2» (Исключающее ИЛИ, Неравнозначность). Построение простейшего одноразрядного сумматора на логических элементах.
18.2 Пояснить построение одноразрядного сумматора с учётом переноса логической «1» в следующий разряд. Дать понятие вариантов схемных решений. Пояснить построение полного одноразрядного комбинационного сумматора. Дать понятие вариантов схемных решений.
18.3 Пояснить принцип построения многоразрядного (четырёхразрядного) сумматора последовательного типа
18.4 Пояснить принцип построения многоразрядного (четырёхразрядного) сумматора параллельного типа: с последовательным и параллельным переносом.
18.5 Пояснить УГО ИМС сумматоров параллельного типа (К155ИМ3). Пояснить наращивание ИМС сумматоров
Уметь решать задачи на сложение двух многоразрядных чисел и на построение схем сумматоров
19.1 Пояснить назначение, охарактеризовать условие работы ЦАП. Привести соотношения кодов
Х (хm-1 …х2 х1 х0) и их «весов». Пояснить диаграмму зависимости Uвых от кода Х на входе ЦАП. Пояснить определение эквивалентного напряжения Uвых на выходе ЦАП.
19.2 Дать понятие ЦАП с двоично-взвешенными резисторами. Привести числовой ряд сопротивлений ЦАП-ДВР. Пояснить схему простейшего ЦАП-ДВР. Пояснить определение напряжения Uвых. Дать понятие масштабного коэффициента преобразования Мпр. Указать недостатки схемы.
19.3 Дать понятие ЦАП с сумматором токов на ОУ: схема, особенности работы сумматора токов на ОУ. Определение напряжения Uвых. Масштабный коэффициент преобразования МОУ.