Курсовая работа (т): Составление и описание схемы электрической структурной разрабатываемого микроконтроллера

Команда MOVWF - на схеме показана зелёным цветом. В такте Q1 код команды 00 0000 1 из регистра команд поступает на дешифратор команд и по коду 00 младший канал мультиплексора адреса подключается к регистру команд. Из него семиразрядный адрес операнда поступает на мультиплексор адреса одновременно с двумя старшими битами из регистра STATUS и мультиплексор адреса формирует 9тиразрядный адрес ячейки памяти данных. В такте Q2 8миразрядная константа из адресованной ячейки памяти данных передаётся на мультиплексор данных который закрыт, согласно коду 0000, а значение регистра W передаётся на регистр А. В такте Q3 8миразрядная константа из регистра А поступает на АЛУ где с ним выполняется операция логического умножения с константой 0FFh. В такте Q4, согласно биту направления = 1, результат передаётся в адресованную ячейку памяти данных и защёлкивается там по сигналу синхронизации с логики управления.

Команда SUBWF - на схеме показана красным цветом. В такте Q1 код команды 00 0010 d из регистра команд поступает на дешифратор команд и по коду 00 младший канал мультиплексора адреса подключается к регистру команд. Из него семиразрядный адрес операнда 000 0000 поступает на мультиплексор адреса. Одновременно из регистра FSR поступает 8миразрядный адрес операнда вместе со старшим битом из регистра STATUS и мультиплексор адреса формирует 9тиразрядный адрес ячейки памяти данных косвенным способом. В такте Q2 8миразрядная константа из адресованной ячейки ОЗУ поступает на мультиплексор данных, а с него на регистр В, а значение регистра W поступает на регистр А. В такте Q3, по коду 0010 логики управления, значения передаются на сумматор в дополнительные кодах где затем складываются. Блок Формирования Признака Результата формирует признак нулевого результата по формуле: Если логическое произведение инверсных значений всех разрядов результата равно единице то бит Z в регистре STATUS будет равен 1. В такте Q4 результат поступает в регистр - адресат, согласно биту < d > в коде команды и защёлкивается там по сигналу синхронизации с логики управления.

Команда BTFSS -на схеме показана жёлтым цветом. В такте Q1 код команды 01 1101 0 из регистра команд поступает на дешифратор команд и по коду 01 первый канал мультиплексора адреса подключается к регистру команд. Из него семиразрядный адрес операнда поступает на мультиплексор адреса одновременно с двумя старшими битами из регистра STATUS и мультиплексор адреса формирует 9тиразрядный адрес ячейки памяти данных. В такте Q2 8миразрядная константа из адресованной ячейки поступает на мультиплексор данных, который пропускает её на регистр В. В такте Q3, происходит анализ бита, номер которого указан в коде команды. В такте Q4 если бит равен нулю то счётчик команд увеличивается один раз, а если равен единице то счётчик команд увеличивается два раза.- на схеме показана синим цветом. В такте Q1 код команды 00 1010 d из регистра команд поступает на дешифратор команд и по коду 00 младший канал мультиплексора адреса подключается к регистру команд. Из него семиразрядный адрес операнда поступает на мультиплексор адреса одновременно с двумя старшими битами из регистра STATUS и мультиплексор адреса формирует 9тиразрядный адрес ячейки памяти данных. В такте Q2 из адресованной ячейки памяти данных 8миразрядная константа поступает на мультиплексор данных, а из него на регистр В. В такте Q3 значение регистра В поступает на сумматор и по коду 1010 с логики управления увеличивается на единицу. В такте Q4 результат поступает в регистр - адресат, согласно биту < d > в коде команды и защёлкивается там по сигналу синхронизации с логики управления.

Команда MOVF - на схеме показана тёмно - зелёным цветом. В такте Q1 код команды 00 1000 d из регистра команд поступает на дешифратор команд и по коду 00 младший канал мультиплексора адреса подключается к регистру команд. Из него семиразрядный адрес операнда поступает на мультиплексор адреса одновременно с двумя старшими битами из регистра STATUS и мультиплексор адреса формирует 9тиразрядный адрес ячейки памяти данных. В такте Q2 из адресованной ячейки памяти данных 8миразрядная константа поступает на мультиплексор данных, а из него на регистр В. В такте Q3 8миразрядная константа из регистра А поступает на АЛУ где с ним выполняется операция логического умножения с константой 0FFh. В такте Q4 результат поступает в регистр - адресат, согласно биту < d > в коде команды и защёлкивается там по сигналу синхронизации с логики управления.

Команда GOTO - на схеме показана коричневым цветом. В такте Q1 код команды 10 1 из регистра команд поступает на дешифратор команд и выбирается счётчик команд. В такте Q2 11тиразрядный адрес из регистра команд поступает на счётчик команд. В такте Q3 в счётчик команд загружается новая константа. В такте Q4 происходит выборка адресованной ячейки.

Заключение

Трудно представить сферу современной деятельности человека, где не использовались бы данные устройства. Телефоны, телевизоры, жидкокристаллические мониторы, кондиционеры, холодильники, микроволновые печи, новогодние гирлянды, компьютеры и многое другое не могут работать без микроконтроллеров. Микроконтроллеры намного лучше своих предшественников: ламп и полупроводников. Они намного меньших размеров и обладают большей производительностью.

В процессе выполнения курсовой работы были разработаны и описаны:

Программа для работы микроконтроллера PIC16F8xA.

Схема электрическая структурная микроконтроллера PIC16F8xA.

Применение микроконтроллеров в технике очень актуально. Так как они существенно ускоряют работу поставленной задачи. Отсюда и важность их изучения и применения в устройствах.

Список литературы

Валерий Станиславович Яценков Микроконтроллеры Microchip. Практическое руководство.

Майкл Предко Справочник по PIC - микроконтроллерам.

Техническое описание микроконтроллера PICMICRO среднего семейства.

Графическая часть проекта

Лист 1. Схема электрическая, структурная микроконтроллера.