Материал: Ковригин Теория автоматов Лабораторный практикум 2012

Поскольку универсальный лабораторный стенд содержит ПЛИС FPGA, то ниже рассматривается только этот тип микросхем программируемой логики.

Интегральные схемы типа FPGA

В наиболее типичном варианте ПЛИС, выполненная по технологии FPGA, состоит из прямоугольной матрицы конфигурируе-

мых логических блоков (Configurable Logic Blocks, CLB), окруженной блоками ввода-вывода (Input/Output Block, IOB). Между CLB

располагаются программируемые трассировочные линии (рис. 1.1). Между матрицей CLB и блоками ввода-вывода имеются отдельные межсоединения, которые и обеспечивают подключение внешних сигналов.

Рис. 1.1. Обобщенная структура ПЛИС FPGA

Все части FPGA (конфигурируемые логические блоки, система межсоединений и блоки ввода/вывода) являются конфигурируемыми или реконфигурируемыми, причем средствами самих пользователей.

При конфигурировании FPGA логические блоки настраиваются на выполнение необходимых операций преобразования данных, а система межсоединений на требуемые связи между логическими блоками. В результате во внутренней области FPGA реализуется

11

схема нужной конфигурации. Расположенные по краям кристалла блоки ввода/вывода обеспечивают интерфейс FPGA с внешней средой. Блоки ввода/вывода современных FPGA можно программировать на выполнение требований множества стандартов передачи данных (число таких стандартов может доходить до 20).

Конфигурирование это процесс загрузки битовой последовательности, полученной с помощью программного обеспечения проектирования, во внутреннюю энергозависимую конфигурационную память кристалла FPGA. При выключении питания конфигурация в ПЛИС FPGA разрушается. Поэтому при включении питания необходим процесс программирования (инициализации, конфигурирования) кристалла FPGA загрузка данных конфигурации. Для отладки спроектированной схемы используют специальный кабель для загрузки конфигурационных данных. Этот кабель соединяет персональный компьютер с микросхемой FPGA. В конечном устройстве отлаженные данные конфигурации хранятся в ПЗУ, которое непосредственно подключается к ПЛИС FPGA, и после включения питания они автоматически загружаются в ПЛИС. Процесс конфигурирования может производиться неограниченное число раз.

Для более детальной иллюстрации архитектуры ПЛИС FPGA рассмотрим используемую в лабораторном стенде микросхему XCS10-3PC84 популярного семейства Spartan фирмы Xilinx. В табл. 1.1 приведены данные этой микросхемы.

12

Порядок выполнения раб оты

1. Войти в систему и открыть новый проект под своим именем.

Примечание. Данный пункт и все последующие выполняются, руководствуясь приложением 1.

2. Выполнить ввод схемы, приведенной на рис. 1.2 (счетчик + комбинационная схема), в редакторе схем системы Xilinx Foundation. Комбинационная схема реализует минимальное выра-

3.Выполнить функциональное моделирование созданной схемы (рис. 1.3).

4.Проверить правильность функционирования комбинационной схемы.

5.Продемонстрировать преподавателю работу схемы на экране.

Рис. 1.2. Схема соединения счетчика и комбинационной схемы

13

Лабораторная работа 2

СТРУКТУРНЫЙ СИНТЕЗ СИНХРОННОГО АВТОМАТА МИЛИ

Цель: изучить структурный синтез синхронного конечного автомата Мили, закон функционирования которого представлен в виде словесного описания; овладеть практическими навыками отработки проектируемого автомата моделированием с использованием профессиональной САПР.

Введение

Синхронный конечный автомат конечный автомат, в котором изменение состояния происходит в моменты времени, задаваемые тактовыми сигналами от независимого источника.

Таким независимым источником, как правило, является генератор синхронизирующих импульсов. Синхроимпульсы от генератора тактовых сигналов задают дискретные моменты времени t = 0,1,2, ... перехода автомата в очередное состояние. Моменты времени t = 0,1,2, ... будем называть тактами. При этом длительность такта имеет фиксированный промежуток времени, величина которого определяется временем протекания самого длительного переходного процесса.

Таким образом, в синхронных конечных автоматах моменты времени, в которые автомат считывает входные сигналы, определяются принудительно синхронизирующими сигналами. После очередного синхронизирующего сигнала с учётом «считанного» состояния и в соответствии с соотношениями для функционирования автомата происходит переход в новое состояние и выдача сигнала на выходе, после чего автомат может воспринимать следующее значение входного сигнала.

Синхронизирующие сигналы поступают на специальный вход запоминающих элементов (ЗЭ), обозначаемый символом С на рисунках и называемый синхровходом запоминающего элемента.

В структурной теории автоматов существует универсальный прием (канонический метод структурного синтеза), позволяющий свести задачу структурного синтеза произвольных автоматов к задаче синтеза комбинационных схем. Результатом канонического

15