Материал: 637_Nosov_V.I._Seti_radiodostupa_CH.2_

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

Рис. 6.6 Зависимость вероятности ошибки PB от отношения Eb N0 при

некодированной 128-КАМ и при использовании кода Рида-Соломона с различными параметрами.

196

Рис. 6.7 Зависимость вероятности ошибки PB от отношения Eb N0 при

некодированной 128-КАМ и при использовании кода БЧХ с различными параметрами.

197

Рис. 6.8 Зависимость вероятности ошибки PB от отношения Eb N0 при

некодированной 128-КАМ и при использовании сверточного кода с различными параметрами.

198

Рис. 6.9 Зависимость вероятности ошибки PB от отношения Eb N0 при

некодированной 128-КАМ и при использовании кодов Рида-Соломона, БЧХ, сверточного с одинаковой избыточностью.

199

Как видно из таблицы 6.2 избыточные биты добавляются только в первый

ивторой из шести цифровых потоков, причем в первом потоке избыточные биты вводятся после каждых трех информационных, а во втором потоке - после каждых двенадцати. При этом скорость кодирования соответственно равна 3/4

и11/12. Дополнительная скорость для избыточного кодирования, введенная во втором преобразователе скорость составляет 7,05 Мбит/с, а во втором – 2,35 Мбит/с. В остальных четырех скорости составляет 9,4 Мбит/с, причем в первом цифровом потоке эта потоках избыточных бит нет.

Свыхода преобразователя скорости шесть цифровых потоков со скоростью 28,193 Мбит/с каждый поступают на блок кодирования и размещения, подробная структурная схема которого приведена на рисунке 6.10.

Избыточные биты в первом потоке заполняются в кодере 1, в качестве которого используется сверточный кодер. В этом кодере первый цифровой поток разбивается на три параллельных потока, каждый из которых подается на свой трехразрядный регистр сдвига. С выходов элементов этих регистров сдвига цифровые сигналы поступают на четыре сумматора по модулю два, на выходах которых получаются в параллельном коде три информационных бита

иизбыточный бит.

Такой сверточный код называется не систематическим, так как информационные биты поступают на выход не непосредственно с выхода последовательно-параллельного преобразователя, а с выходов регистров сдвига.

d 6

 

 

 

 

 

 

 

 

 

 

 

 

I1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d 5

 

 

 

 

Задержк

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d 4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а

 

 

 

 

 

 

 

I2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d 3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Разме-

 

I3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d 2

 

 

 

 

 

 

 

 

 

 

щение

 

 

 

Диф.

 

 

 

Кодер 2

 

 

P/S

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

кодер

 

 

 

 

 

преобр

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d1

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Кодер 1

 

 

P/S

 

 

 

 

Q3

 

 

 

 

 

 

 

 

 

преобр

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 6.10 Структурная схема кодера и размещения

 

При этом выходные биты кодера зависят не только от текущих значений входных бит, но и от ряда их предыдущих значений, число которых определяется разрядностью регистров сдвига. Разрядность регистров сдвига определяет глубину кодирования сверточного кода и с ее увеличением

200

Источник: https://studfile.net/preview/16709055/