Материал: Конспект лекций по курсу Электрические и электронные аппараты. Гуляев А.А., Королев Н.И

101

конкретной пары пересекающихся шин. Пересечение этих шин и определит необходимый элемент.

По шинам X,Y подают намагничивающие токи и Ix,Iy. Их величина, а также параметры сердечника подобраны так, что перемагничивание сердечника происходит только при совместном действии токов. В отдельности токи перемагнитить сердечник не в состоянии (рисунок 19.4б). Таким образом, если сердечник первоначально находился в состоянии отрицательного намагничивания (-Вs), т.е. на нем был записан логический ноль, то для записи логической единицы необходимо по шинам Х,Y пропустить положительные токи. В результате сердечник перемагнитится до +Вs. Для записи нуля по шинам Х,Y необходимо пропустить отрицательные токи. Если он первоначально уже был намагничен в отрицательном направлении, то это состояние подтверждается.

Для считывания информации сердечник снабжают специальной выходной обмоткой. На этой обмотке возникает выходное напряжение Uвых, только в этом случае, если сердечник изменяет свое магнитное состояние, перемагничивается. Поэтому для считывания информации необходимо опросить сердечник, т.е. пропустить по шинам Х,Y отрицательные токи. Если в сердечнике была записана единица, то сердечник перемагнитится и в выходной обмотке возникнет ЭДС, если был записан ноль – перемагничивание не произойдет.

При каждом считывании логическая единица, записанная в сердечнике, переходит в ноль, т.е. информация “разрушается”. Для ее восстановления необходимо по тем же шинам пропустить положительные токи, т.е. опять записать единицу.

Для уменьшения габаритных размеров запоминающих устройств необходимо уменьшать размеры тороидальных сердечников. Это повышает быстродействие, уменьшает мощность сигналов управления. Однако изготовить тороиды диаметром меньше 0,25мм не удается. Поэтому дальнейшее уменьшение габаритных размеров запоминающих устройств было получено за счет применения принципиально нового метода хранения, основанного на управлении магнитными доменами.

Наибольшее практическое применение имеют запоминающие устройства на цилиндрических магнитных доменах, которые образуются в тонких анизотропных пленках (рисунок 19.5). Магнитная анизотропия создает направление предпочтительного, легкого намагничивания, которое расположено перпендикулярно плоскости пленки. В подобной пленке образуются змеевидные домены, намагниченные в противоположном направлении. Если на пленку наложить петлю, по которой протекает электрический ток i, то под действием магнитного поля тока змеевидный домен превратится в цилиндрический, ось которого перпендикулярна плоскости пленки.

102

Домен – логическая единица, его отсутствие – логический ноль. Цилиндрические домены образуются при строго определенной напряженности поля, чрезмерно большое магнитное поле может привести к их разрушению.

Диаметр домена составляет несколько десятков микрометров, что определяет очень высокую плотность записи информации, недоступную другим методам.

Считывание информации производят индукционным или магнитометрическим методом. В первом случае на пластину наносят дополнительную обмотку считывания (недостаток – малая величина наведенной от домена ЭДС). Во втором случае используют датчики Холла или магниторезисторы (на выходе датчика сигнал получается довольно большой величины: 0,5мВ - на датчиках Холла, 2-3мВ – на магниторезисторах).

Существуют три основные типа запоминающих устройств: ОЗУ – оперативные запоминающие устройства, в которых возможна многократная запись и считывание информации; ПЗУ – постоянные запоминающие устройства, в них информация записана постоянно и возможно только считывание и ППЗУ – полупостоянные запоминающие устройства.

В элементов памяти применяют резисторы, конденсаторы, диоды, транзисторы и другие элементы. На рисунке 19.6 показана простейшая диодная матрица ПЗУ, предназначенная для запоминания четырехразрядных слов. Логическое состояние каждой ячейки определяется наличием или отсутствием диодов, соединяющих адресную Yi и разрядную Xi шины (рисунок 19.6). В

первой строке матрицы записан код 1001, во второй 1101 и т.д. Нелинейные диодные элементы памяти выгодно отличаются от резисторов и конденсаторов тем, что не только выполняют логические функции, но и обеспечивают развязку отдельных адресных шин. Диодные ПЗУ выполняют с применением интегральной технологии в виде однокристальной конструкции.

Большую гибкость имеют диодные матрицы, программируемые пользователем. В этом случае каждая логическая ячейка памяти выполнена в виде двух диодов Д1 и Д2, включенных встречно (рисунок 19.7). В исходном

состоянии электрическая связь между шинами отсутствует, и во всех ячейках записаны нули. Для того, чтобы записать логическую единицу между адресной

иразрядной шинами прикладывается высокое напряжение, полярность которого противоположно рабочему напряжению. Это приводит к пробою и

закорачиванию р-n перехода Д2. В результате оставшийся диод Д1 осуществляет постоянное хранение логической единицы в данной ячейке. Как

иво всяком ПЗУ, однажды записанная информация не может быть изменена. Успехи интегральной технологии позволили перейти от диодных матриц

ПЗУ к матрицам, выполненным на транзисторах (рисунок 19.8). Здесь, как и в диодной матрице, наличие транзистора в ячейке памяти означает запись единицы, а отсутствие – нуля. На рисунке 19.8 показана схема ПЗУ с использованием биполярных транзисторов. Транзисторы усиливают логические сигналы, что значительно повышает помехозащищенность ПЗУ. Существуют интегральные микросхемы, в которых матрица памяти выполнена

103

на многоэмиттерных транзисторах с объединенной базой. Очень часто интегральные схемы ПЗУ строят на однополярных МОП-транзисторах.

104

20 ТРИГГЕРЫ

Триггеры широко применяют в качестве элементов памяти, которые входят в состав многих устройств электроавтоматики. На рисунке 20.1а приведена релейно-контактная схема памяти с приоритетом включения,

которая позволяет отключать катушку реле Y при любом состоянии контакта Х1. Элемент памяти имеет два входа: один для включения, другой для выключения устройства. Функция памяти осуществляется за счет питания катушки реле через собственный замыкающий контакт, образующий цепь обратной связи.

На основании схемы логическая функция может быть записана в виде:

Простейший триггер реализуется на двух ЛЭ ИЛИ – НЕ (рисунок 20.2), охваченной обратной связью. Обычно кроме прямого выхода Y, используют

второй выход, осуществляющий инверсию функции Y2= Y1. Этот выход показан на рисунке 20.1б пунктиром. Применительно к триггерам прямой выход обозначают Q, а инверсный Q (или Р). Введение второго выхода позволяет придать схеме (рисунок 20.1б) более удобную симметричную форму (рисунок 20.2а, из которой видно, что элементы охвачены перекрестными обратными связями.

Входы триггера обозначают символами S и R, по начальным буквам английских терминов set – установка, reset – сброс. При этом имеют в виду установку и сброс сигнала на прямом выходе Q. Подобное устройство получило название RS – триггеры. Работа триггера может быть проиллюстрирована при помощи таблицы переключений, разделенной на такты (n-1) и n (Таблица 2).

Пусть в исходном состоянии триггера логические сигналы на RS – отсутствуют. При этом на прямом выходе Q в такте (n-1) может существовать произвольный сигнал, т.е. Qn-1=0 или Qn-1=1.

В первом случае логический сигнал S=1 производит переключение Qn=1, т.е. логическое состояние изменится на обратное, во втором случае переключение не произойдет и на выходе Q сохраниться единичный сигнал.

105

Сигнал, поданный на вход R устанавливает на выходе Q логический ноль. Если в такте (n-1) выход Qn-1=1, то произойдет переключение триггера.

Одновременное включение единичных сигналов на оба входа приводит к неопределенному состоянию триггера (тильда). Поэтому на входные переменные должно быть наложено условие RS=0. По правилам логического умножения значение R=1, S=1 при этом исключаются.

Логическое состояние триггера можно также характеризовать при помощи карты Карно.

Асинхронный RS – триггер может быть реализован и при помощи элементов И-НЕ, в нем значения R=0 и S=0 исключаются. Поэтому данный триггер часто называют RS-триггером с инверсными входами.

При работе асинхронных триггеров необходимо учитывать длительность переходных процессов в отдельных элементах схемы. При этом возможно нарушение логических связей, обусловленное тем, что выходные сигналы обратной связи различных элементов образуются не одновременно. Эти явления – состязания или гонки. Вследствие гонок нарушается нормальная работа устройства и появляются ложные сигналы на его выходе. Эти недостатки устраняются в синхронных многотактных устройствах, где отрезки времени, связанные с гонками, исключаются, а логические связи в схеме в такие моменты не образуются. Практически это достигается использованием тактирующих импульсов.

Вариант тактируемого RS-триггера на ИЛИ – НЕ приведен на рисунке 20.3. Здесь на входах триггера включены два ИЛИ – НЕ. Эти элементы образуют схему совпадения с инвертированным выходом. Поэтому на вход

тактируемого триггера необходимо подавать инверсные сигналы R и S . Обычно синхронные триггеры имеют дополнительные входы, используемые для предварительной установки триггера в исходное состояние Q=0. Эти входы показаны пунктиром на рисунке 20.3а.

JK – триггеры по принципу действия аналогичен RS-триггеру, но не имеют неопределенности при одновременной подаче единицы на входы. Вход J используют для установки единицы, K – для сброса единицы, установки нуля на выходе Q. JK – триггер можно получить из RS путем введения дополнительных входных элементов, охваченных обратной связью и образующих схему управления триггером. Управляющие сигналы на этих элементах обозначают J и K, что и соответствует наименованию триггера. JKтриггер на ИЛИ-НЕ изображен на рисунке 20.4. Наличие операции НЕ требует подачи на вход триггера инверсных J, K.

JK-триггер имеет симметричную структуру и является универсальным. На его основе могут быть получены триггеры другого типа.

В синхронных Т-триггерах объединенный вход Т используют в качестве счетного. Каждый управляющий сигнал, совпадающий с тактирующими импульсами изменяет состояние триггера на противоположное.